最新の半導体集積技術と超純水

Latest Semiconductor Integration Technology and Ultrapure Water



The improvement of semiconductor memory integration is so rapid that the production of 16 Mbit DRAM has already started. The next generation 64 Mbit DRAM requires the atomic level control of wafer surface as well as high cleanliness in production processes. On the other hand, rinsing difficulty is increasing due to multi-layerization and requirement for more and more multi-layerized and refined cell structure. Although an GOLDEP-made ultrapure water production system is capable of producing high quality water which 64 Mbit DRAM requires, the water quality control method will be a critical point for the operation.

まえがき

半導体メモリーにおける集積度の向上はめざましく,特 に DRAM (Dynamic Random Access Memory:記憶 保持操作の必要な随時書き込み読み出しメモリー)につい ては,現在各社で 64 Mbit の量産工場の建設が行われてお り,一部で供給も始まっている。また,次世代,次々世代 については 256 Mbit, 1 Gbit について研究開発が進めら れており,256 Mbit ではすでに試作品もつくられている。

このような高集積度の半導体メモリーの製造プロセスに おいては、現状よりはるかに高度なクリーン化が要求され るとともに、超純水についてもさらに厳しい水質が要求さ れるものと予想される。

本報では 64 MDRAM の製造技術動向や,周辺技術を展 望し,これらの要求に対応できる超純水水質について検討 した。

1. 半導体メモリー

1.1 構造

集積回路はIC (Integrated Circuit) とも呼ばれてお り、一枚のシリコンチップの上にトランジスター、ダイオ ード、抵抗、コンデンサー等を形成し、回路を構成したも のである。俗に言うICはこのような物を指しており、半 導体IC (モノリシックIC) と呼ばれている。これに対 して一部の部品を外付けして製作されたものを混成集積回 路(ハイブリッドIC) と呼んで区別している。

半導体集積回路は使用されている素子の種類によってバ イポーラ形とMOS形 (Metal Oxide Semiconductor) に分類できる。バイポーラ形はNPN, PNPトランジス ターで構成されており, MOS形は MOSFET と言われる 絶縁ゲート形FET (Field Effect Transistor) で構成 されている。またMOS形には, バイポーラトランジスタ ーとMOS-FETの両方で構成された Bi-MOS IC や, Pチャンネル形, Nチャンネル形の両方の MOSFET で構 成された CMOS IC 等がある。

ー般的に DRAM といわれているものは、NMOS, CMOS を指すが、64 Kbit の終わり頃より消費電力の小

さいCMOSが現れ,現在では主流となっている。

先にも述べたように MOS 形 FET は Metal/Oxide/ Semiconductor の3 層積層構造でFETを構成している。 第1 図に MOSFET の構造を模式的に示したが, ゲート電 極への電圧(現在5 V)の ON-OFF が, ゲート酸化膜 (SiO₂ 薄膜絶縁層; 1 MDRAM で約 30 nm, 64 MDRAM で約 10 nm)を隔てて,半導体表層(チャンネル)の電流 キァリア濃度を制御することによってスイッチ機能を果た している。

DRAM集積回路の単位メモリセルはトランジスターと キャパシタ(コンデンサー)により構成される。トランジス ターはキャパシタへの電流を ON-OFF 制御するスイッチ の役割を果たしており,キャパシタの電荷の有無がメモリ ーの状態に対応している。キャパシタも構造的にFETと 殆ど同じ3重構造(絶縁膜厚;SiO₂換算で1MDRAMで 約10 nm, 64 MDRAMで約3.5 nm)であり構造が簡単であ る。例えば CMOS DRAMでは NMOSFET と PMOSFET 各1個とキャパシタ1個の合計3素子よりメモリセルが構 成されており,CMOS SRAM (Static RAM 記憶保持動 作の不要なRAM)と比較すると構成素子数が1/2とコン パクトになる。また,MOS DRAMでは1FET+1キャ パシタで構成されているためさらにコンパクトになる。



第1図 MOSFET の構造(Nチャンネル) Fig. 1 MOSFET structure (N-channel type)

第1表 集積度による集積回路の分類 Table 1 Classification of integrated circuit by packing density

Classification	Elements/Chip			
SSI (Small scale integration)	<100			
MSI (Medium scale integration)	$100 \sim 1\ 000$			
LSI (Large scale integration)	1 000~100 000			
VLSI (Very large scale integration)	$100\ 000 \sim 10\ 000\ 000$			
ULSI (Ultra large scale integration)	>10 000 000			



Note: Starting points of solid lines indicate start of mass production

第2図 DRAMの集積度の変化

Fig. 2 History of DRAM integration level

集積度による I Cの分類を**第1表**に示したが、CMOS 形のDRAMの場合には 64 Kbit 以上がVLS I と呼ばれ る。4 Mbit CMOS DRAM では 90 mm² のチップ面積に 1 200万素子が組み込まれており 0.8 µm 以下の微細加工が 要求される。

1.2 半導体メモリーの歴史

鉱石検波器の発明より始まる半導体の歴史は約90年にお よぶが、ゲルマニウムトランジスタ、シリコントランジス タの発明・製品化の時代を経て今やデジタル集積回路,L SIの時代であるといえる。これまでの半導体の進歩を大 きく分けると次のようになり、アナログからデジタルへの 変化が著しい。

1950年代:ゲルマニウムトランジスタ時代

1960年代:シリコントランジスタ,小規模集積回路時代 1970年代:LSI時代 1~16 KbitDRAM, 4,8 bit マイ

- クロプロセッサー
- 1980年代:64 K~1 MDRAM, 4, 8, 16 bit マイクロプロ セッサー

特に1970年からはDRAMの高集積化が著しく,第2図 に示したようにDRAMの集積度はほぼ3年サイクルで4 倍に向上している。このような技術革新の波や,市場にお けるニーズの波等が複雑に絡み合いDRAMの需要はシリ コンサイクルと呼ばれる3~4年を周期とした波をもって いる。現在のDRAM需要は米国景気の回復基調により徐 々に上向いてはいるが,1Mbitから4Mbitへの移行は途 中であり,2世代が共存している。

また'91年後半より, 半導体各メーカーは DRAM一辺 倒からSRAMやフラッシュメモリー(電気的に一括消去





Total output : 27 970 Unit : A hundred milion yen



第4図 1991年度の半導体集積回路生産額の内訳

Fig. 4 The breakdown for Japan's output of monolithic inegrated circuit in the fiscal 1991

・再書き込みできる読み出し専用メモリー)の高集積度化に向かうとともに、ASIC (Application Specific Integrated Circuit: 特定用途向けIC)にも注力し始めている。

1.3 半導体メモリーの生産動向

「機械統計月報」((財)通省産業調査会)によると1991 年度の一般電子部品を除いた電子部品の出荷額は4兆7,572 億円である。その内訳を**第3**図に,半導体集積回路生産高 の内訳を**第4**図に示した。

わが国における半導体集積回路の 年間生産額は '91 年度 において 2 兆 7,970 億円であり金額で前年度比 0.9 %の増 加であったが, 在庫は数量で前年度比 34.4 % の増加とな った。この半導体集積回路生産額の内, MOS 形半導体メ モリーの生産額は 9,473 億円で, MOS RAM はほぼ 80 % の 7,577 億円を占めている。

2. 最新の半導体集積技術

DRAMの製造において,スループットや歩留まり向上 のため ウェーハサイズの アップや 高集積化が 行われてき た。ウェーハサイズでは 第5図 のように 3,4,5,6 イン チと大口径化が進み,現在の 4~16 MDRAM では 8 イン チが採用され始めている。8 インチウェーハの面積は 6 イ ンチの1.8倍であるが,16 M や 64 MDRAM では約 2 倍の チップ数を得る事が出来る。第2表にセル構造の変遷をま とめたが,これより 集積度が 4 倍になり 世代が 交代する と,おおよそ

- (1) 最小加工寸法が70%の割合で縮小
- (2) セルサイズは40%に縮小
- (3) チップサイズは 1.5 倍に増加

となる。 さらに 世代ごとに プロセスステップも 増加し, 1 MDRAM において 100~200 ステップであったものが16 MDRAM では400ステップを越える。次世代の64 MDRAM



第5図 DRAMウェーハサイズの変化 Fig. 5 History of DRAM wafer size

でもこの傾向は変わらず、広い面積を均一に加工・洗浄す る技術と微細加工する技術が要求される。次に超純水の立 場よりみた 64 MDRAM における要素技術およびメモリー セル構造の特長をまとめた。

2. 1 64 MDRAM 製造における要素技術

- (1) 0.35 µm デザインルールの微細加工技術
- (2) セル構造の立体化技術 キャパシタの立体化,配線膜の多層化
 (3) 薄膜形成技術
 - ゲート酸化膜,層間絶縁膜の薄膜化
- (4) ウェーハ表面における原子レベルでのクリーン化,
 平坦化技術,水素ターミネーション技術
- (5) 8" 以上の大口径 ウェーハへの均一,均質な 微細加 工,成膜,エッチング,イオン注入技術
- (6) プロセス内で発生するパーティクルやメタルコンタ
 ミネーションの防止技術
- (7) ガス,薬品の純度向上,超純水の水質向上 パーティクル,金属,有機物の低減,酸化膜の生成 防止
- (8) 微細構造部,立体構造部の精密洗浄技術 ハイアスペクト部の効果的な洗浄
- (9) パーティクル, 金属, などの計測管理, 評価技術

2.2 セル構造

これまで集積度の向上に伴い,第2表のようにセルサイズの縮小や薄膜化が進められてきた。DRAMの集積度を高めていく上で、構造的な問題点としてキャパシタ面積の確保があげられる。DRAMの記憶動作はセル内に形成したキャパシタで行うが、ソフトエラーの防止などのためこの蓄積容量は25fF程度を確保する必要がある。

SiO₂ 換算で5 nm のキャパシタ絶縁膜を使用しても25fF の蓄積容量を得るためには $3.6 \mu m^2$ のキャパシタ面積を必 要としセル面積が $1.5 \mu m^2$ 程度しかない64 MDRAM では 3次元的な構造が必要となる。

実際には4 Mbit ごろよりキャパシタが立体化され始め, ウェーハ上に積み重ねてゆくスタック形とウェーハ内を利 用するトレンチ形の2種類が実用化されてきた。またキャ パシタのみならずセル構造も立体化され,アスペクト比が 2~6のコンタクトホールやトレンチの洗浄が必要となっ てきた。絶縁膜厚についてみると,SiO₂1 原子層の厚みが 0.2 nm であるから,数十層のオーダーでの成膜が必要と なり,成膜前のウェーハ表面の清浄度や平坦度が非常に重

第	2	表	セル構造の変遷
Tal	hle	2	History of cell stru

a	bΙ	e	2	History	of	cell	structure
---	----	---	---	---------	----	------	-----------

DRAM generation	1 M	4 M	16M	64M	
Desigh rule	$\mu \mathrm{m}$	1.2	0.8	0.5	0.35
Cell size	μm^2	25	10	4	1.5
Gate oxide	nm	30	20	15	10
Capacitor insulator	nm	12	9	5	3.5
Chip area	mm^2	50	90	135	200

要となり原子レベルのコントロールが必要になってくる。 とくに最近ではウェーハ表面シリコンの水素ターミネーシ ョンについて沸騰超純水洗浄が注目されている。

3. 64 MDRAM に要求される超純水

3.1 パーティクル

パーティクルがウェーハ上に残留した場合,次工程がフ *トリソグラフであるとピンホールや配線パターンの短絡 を引き起こし,いわゆるパターン欠陥となる。また次工程 が熱酸化膜形成 プロセス である場合,耐圧特性が 悪化す る。パーティクルは洗浄水のみならずガスや空気もその原 因となるので,クリーンルームについても高清浄度のもの が要求されている。(プロセスエリアでクラス1(0.05 μ m), サービスエリアでクラス100(0.1 μ m))パーティクルの許 容サイズは重ね合わせ精度の 1/2 とされている。重ね合わ せ精度はデザインルールの概ね 1/5 であるから,パーティ クルの許容サイズとしてはデザインルールの1/10となり64 MDRAM で 0.03 μ m となる。

3.2 溶存酸素

従来はバクテリア対策として100 μg/ℓを目安としていた が,溶存酸素は自然酸化膜を形成するという報告があり, 4 Mbit のころより溶存酸素の低減に関心がもたれ始めた。

特にデバイスが微細化しコンタクトホールの面積が減少 すると、Si 表面の自然酸化膜の抵抗が 影響してくる。16 Mbit では 10~50 μ g/ ℓ の溶存酸素レベルがユーザより要 求されているが、64 Mbit では 1~5 μ g/ ℓ 程度が必要にな ると考えている。

3. 3 TOC

従来はバクテリアの栄養源として考えられており、殺菌 によってバクテリア対策が可能であったためTOCそのも のにはあまり注目されていなかった。しかしウェーハ表面 の有機物で汚染されると、有機物の下の酸化膜除去が不完 全となりやすいことや、有機物の吸着汚染が生じた場合エ ピタキシャル膜が成長しないことなどが明らかになってき た。1986年には G E の McConnelee ら $^{1)}$ が 1.25 μ m の CMOSプロセスについてゲート酸化膜 (20~25 nm)の 耐圧試験で検出される欠陥密度と酸化前洗浄に使用する純 水のTOC値の間に第6図のような相関のあることを見い だし, TOCを 20 µg/ℓ 以下に低減するとこのプロセスで の欠陥密度を低レベルで安定さすことが出来ると報告し た。 この報告以後 4 M ~ 16 MDRAM における超純水の TOCは 5~20 µg/ℓ 程度で設計されていることが多い。 64 MDRAM については必要かつ十分なレベルは明らかに されていないが、分析機器の精度からみて1~5 ug/l 程度 と考えている。

3. 4 バクテリア

バクテリアはパーティクルと同様に形状的欠陥の原因と

なる。その他細胞内に含有する P, Na, K などが熱処理時にシ リコン結晶内に拡散し, 不純物 汚染の原因となる。

制御レベルに明確な根拠は見 あたらないが,16 Mbit までの 値は運転実績より経験的に求ま った値と思われる。

3.5 金属

64 MDRAM では集積度が向 上した分セル面積が減少し、セ ル内の活性な領域の割合が増大 してきたため、ウェーハの欠陥 密度にたいする要求が厳しくな ってきた。また欠陥の種類につ いても従来からのウェーハ表面 第3表集積度と超純水への要求水質

Table 3 Integration level vs required ultrapure water quality

DRAM ger	64K	256K	1 M	4 M	16M	64M	UPW unit	
Design rule	μm	3	2	1.2	0.8	0.5	0.35	GOLDEP
Resistivity	MΩ•cm	>16~17	>17.5	>17.6~18	>18	>18.1	>18.2	18.25
Particle >0.2 / >0.1 / >0.07 / >0.05 / >0.03 /	um um um um um um um um um um um um um u	<50~150	<30	≥ ¹⁰ 30	<1 <10-20 <30	 <10-20 <20	<10	<1
Bacteria	cfu/100 m l	<50~100	<50	<10	<1	< 0.1	<0.1	<0.1
TOC	μg/ l	<200	<100	<50	<10-30	<5-10	<1	<1
Silica	μg/ ε	<20~30	<10	<5	<3	<3	<1	<1
Na	ng/ l		<1 000	<1 000	<100	<50	<10	<1.3
Fe	ng/l						<10	<1.3
Zn	ng/l						<10	<0.1
Cu	ng/l		-<2 000	<1 000	<100	<50	<10	0.1
Dissolved oxygen	µg/l	<100	<100	<50	<50	<20	1~5	<0.5

のパターン欠陥や有機物の吸着から,結晶欠陥の制御に関 心が払われるようになってきた。

金属汚染は結晶欠陥の重要な原因となり接合リークや耐 圧劣化を誘発し,デバイスの特性や製造歩留まりに悪影響 を及ぼす。金属の汚染源としては加工プロセスにおけるプ ラズマ装置内,イオン注入装置内でのスパッタリングや搬 送装置の摩耗発塵,ウェット処理での薬品や超純水からの 金属の吸着がある。これらの金属汚染の結果次のような障 害を引き起こす。

- バルク内で深い準位を作り、DRAMの保持時間特 性を劣化させる。
- (2) **SRAM**の微少リーク電流の原因となる。
- (3) 熱処理を繰り返すことによってウェーハの表面に凝 集し、条件によっては酸化・拡散時に発生する積層 欠陥の原因ともなる。

金属汚染レベルとウェーハに対する影響についての研究 がいくつかなされている。例えば下野ら²⁾ は少数キャリア 再結合ライフタイムはウェーハ表面不純物濃度に比例して 低下し、ウェーハ表面の Fe 濃度は 10¹⁰ atoms/cm² 以下 にする必要性を示している。

これらの研究よりウェーハの結晶欠陥のレベルよりみた 許容金属量は 10^{10} atoms/cm² 以下であり, 超純水の水 質基準値としては

Fe $<10 \text{ ng}/\ell$

- Cu $<10 \text{ ng}/\ell$
- が必要となる。

これより 64 MDRAM では全金属濃度として 10 ng/e 以下の水質が必要と考えている。

3. 6 64 MDRAM に要求される超純水水質

これまでの各世代のDRAMに要求されてきた超純水水 質と 64 MDRAM に要求されるであろう水質を第3表にま とめるとともに、当社の GOLDEP 製超純水装置の供給可 能水質³⁾を示した。

本表の水質預目の内,**TOC**および溶存酸素はほぼ分析 計の分析下限値に近い。また微粒子は 0.07 μ m ではパーテ ィクルカウンターで測定出来るが, 0.05 μ m 以下では精度 よく測定することが 難しくなる。 金属類でも 全金属で 10



第6図酸化膜欠陥密度と洗浄純水のTOCとの相関関係 (McConnelee etal (1))

Fig. 6 Relation of defect density in oxide and TOC level in ultrapure water (McConnelee etal (1))

ng/ℓ以下とすると,個々の金属では 1 ng/ℓ 程度の分析精 度を要求されるので 64 MDRAM 対応の超純水では製造技 術とならんで分析技術が重要であるといえる。

むすび

64 MDRAM 対応の超純水水質について検討した。超純 水に要求されるグレードは当然 16 MDRAM の場合より一 段と厳しいものになっており,項目によっては現在の分析 精度(特にオンラインにおける分析精度)の下限値に近か ったりそれ以下のものもあるため,今後は水質の分析方法 や管理方法が超純水製造装置の性能とともに重要な課題と なってくると考えられる。

当社技術研究所には GOLDEP 製超純水製造装置が設置 されており、また微量金属分析装置も導入されたので、今 後は水質管理を中心とした運転管理面でのデータの収集を 行ってゆきたいと考えている。

〔参考文献〕

- 1) P. A. McConnelee, S. J. Poirier, R. Hanselka; Proceedings of 5th Semiconductor Pure Water Conference, San Francisco (1986. 1)
- 2)下野,辻;超LSIウルトラクリーンテクノロジーワークショップ№1プロシーディング, November 11 1989 p. 49
- 3) 牛越健一ら; ウルトラクリーンテクノロジー, Vol. 3, No. 1 (1991), p. 57